第三屆「中銀科創獎」獲獎者、港理大柴揚教授重磅Nature Materials：兼具高電導率與高可靠性的單晶CoSi半金屬
隨着集成電路的小型化，銅互連將無法滿足納米級集成電路中的互連需求，硅化鈷（CoSi）半金屬被視爲下一代互連的有力候選材料。香港理工大學領導的兩岸團隊在 CoSi 製備方面實現技術突破，呈現了該材料隨着尺寸縮小反而增加電導率、減少電阻的特性。研究成果已刊於《自然 － 材料》。
論文：
研究背景
集成電路中，互連綫占了相當大的體積份額，在單芯片中的總長度可超過 100 km。隨着集成電路互連綫的綫寬低於銅電子平均自由程（λ≈40 nm），表面與晶界散射急劇增强，互連電阻率顯著上升，來自互連的信號延遲日益成為阻容（RC）延遲主導因素。國際器件與系統路綫圖（IRDS）預計到 2030 年，現有銅互連將無法滿足納米級互連的需求。此外，銅互連中不斷攀升的電流密度會引發電遷移，顯著影響芯片可靠性與壽命。
硅化鈷（CoSi）半金屬因天然兼容硅基 CMOS 工藝，被視爲下一代互連的有力候選材料。理論預測，CoSi 在超薄極限下呈現由費米弧表面態主導的電荷輸運。由於它的表面通道比體通道更導電，這一材料會隨着特徵尺寸的縮小、比表面積的增加，電導率反而更高。此外，CoSi 的內聚能超過 5 eV，有望在大電流密度與高溫條件下保持優異可靠性。
研究成果
理大應用物理學系講座教授柴揚教授領導的團隊，採用受限助熔劑輔助生長方法，製備出單晶超薄 CoSi 納米片。
CoSi 爲立方晶體結構，每個鈷原子與六個近鄰硅原子成鍵，形成穩固的三維網絡，使得傳統的化學氣相輸運與浮區法因熱力學平衡的支配而通常只能得到厚度大於 100 µm 的塊體。本研究中，團隊以碲粉爲助熔劑，把前驅體與助熔劑按比例混合，將所得混合粉體夾持於 c 面藍寶石襯底與新鮮解理的氟金雲母片之間，形成剛性－柔性受限結構，並在 860°C - 890°C 窗口內保溫六分鐘後自然冷却。這一快速熱歷程，在垂直堆垛尚未達到熱力學平衡前即終止生長，從而有效抑制奧斯特瓦爾德熟化，穩定出超薄納米片形貌。
其厚度由 1 µm 减小至約 20 nm 時，電阻率不升反降，從 7.0 µΩ·cm 降至 0.72 µΩ·cm，僅爲同等厚度銅互連（約 7.5 µΩ·cm）的十分之一。團隊用體 － 表雙通道共導模型擬合，得到體電導率爲 1.22 S µm⁻¹、表面薄層電導約爲 7 S，與實測值高度自洽。厚度 100 nm 時，表面貢獻高達 70 S µm⁻¹，占總電導 71.22 S µm⁻¹ 的絕大部分。
這得益於該材料的拓撲能帶結構：動量空間長度約 1.0 Å⁻¹ 的超長費米弧提供了高電導、長壽命的輸運通道，而大動量間隔又强烈抑制了背散射。該材料在 2K 下出現清晰的舒布尼科夫－德哈斯振蕩，振蕩頻率隨角度呈近似 1/cosθ 的依賴，面內磁場下則完全消失，與准二維柱狀費米面一致，說明穩健的二維表面態對輸運有重要貢獻。
憑藉這一點，CoSi 互連在 5 nm 技術節點下可使工作頻率比銅提升約 40%；與銅、鉍、鉑、釕、鎢、鈷等相比，工作頻率增益可超過 50%。
此外，得益於低耗散的表面態主導輸運，CoSi 同時具備超高遷移率與高載流子濃度（約 10¹⁵ cm⁻²，約是石墨烯的 100 倍），突破常規金屬中二者難以兼得的困境。霍爾測量擬合進一步表明，表面遷移率高達 1.5×10⁴ cm² V⁻¹ s⁻¹，約爲體遷移率的 20 倍。
憑藉高內聚能（5.4 eV）與高遷移勢壘（3.7 eV），CoSi 互連在 10⁸ A cm⁻² 電流密度和 450 °C 高溫下均可穩定工作 200 h，載流能力較銅互連高約 100 倍。其在 10⁸ A cm⁻² 應力下連續測試 200 h，Rt/R₀（初始電阻／老化後電阻）始終接近 1；擊穿載流能力可達 5.7×10⁸ A cm⁻²，遠高於銅互連的 10⁶ - 10⁷ A cm⁻²。
射頻測試表明，CoSi 互連可在 40 GHz 以內低損耗傳輸信號；將其與 16 nm 技術節點的硅基環形振蕩器集成後，振蕩頻率保持在 94 MHz，與金屬互連方案完全一致，證實該互連可與成熟硅基 CMOS 芯片無縫集成。
本研究系統呈現了 CoSi 半金屬在互連應用中的優越性能與可靠性。團隊表示，後續若能進一步優化納米片的可控制備與更小截面尺寸的加工工藝，有望推動邁向實際後段互連集成。
研究團隊
論文共同第一作者是理大的 Jiewei Chen、Jianmin Yan，通訊作者為柴揚教授。港方共同作者還包括理大朱葉博士，香港科技大學電子及計算機工程學系的陳敬教授。
(內容來源：https://www.bhkaec.org.hk/a/151534-cht)