第三届「中银科创奖」获奖者、港理大柴扬教授重磅Nature Materials：兼具高电导率与高可靠性的单晶CoSi半金属
随着集成电路的小型化，铜互连将无法满足纳米级集成电路中的互连需求，硅化钴（CoSi）半金属被视为下一代互连的有力候选材料。香港理工大学领导的两岸团队在 CoSi 制备方面实现技术突破，呈现了该材料随着尺寸缩小反而增加电导率、减少电阻的特性。研究成果已刊于《自然 － 材料》。
论文：
https://www.nature.com/articles/s41563-026-02740-1
研究背景
集成电路中，互连线占了相当大的体积份额，在单芯片中的总长度可超过 100 km。随着集成电路互连线的线宽低于铜电子平均自由程（λ≈40 nm），表面与晶界散射急剧增强，互连电阻率显著上升，来自互连的信号延迟日益成为阻容（RC）延迟主导因素。国际器件与系统路线图（IRDS）预计到 2030 年，现有铜互连将无法满足纳米级互连的需求。此外，铜互连中不断攀升的电流密度会引发电迁移，显著影响芯片可靠性与寿命。
硅化钴（CoSi）半金属因天然兼容硅基 CMOS 工艺，被视为下一代互连的有力候选材料。理论预测，CoSi 在超薄极限下呈现由费米弧表面态主导的电荷输运。由于它的表面通道比体通道更导电，这一材料会随着特征尺寸的缩小、比表面积的增加，电导率反而更高。此外，CoSi 的内聚能超过 5 eV，有望在大电流密度与高温条件下保持优异可靠性。
研究成果
理大应用物理学系讲座教授柴扬教授领导的团队，采用受限助熔剂辅助生长方法，制备出单晶超薄 CoSi 纳米片。
CoSi 为立方晶体结构，每个钴原子与六个近邻硅原子成键，形成稳固的三维网络，使得传统的化学气相输运与浮区法因热力学平衡的支配而通常只能得到厚度大于 100 µm 的块体。本研究中，团队以碲粉为助熔剂，把前驱体与助熔剂按比例混合，将所得混合粉体夹持于 c 面蓝宝石衬底与新鲜解理的氟金云母片之间，形成刚性－柔性受限结构，并在 860°C - 890°C 窗口内保温六分钟后自然冷却。这一快速热历程，在垂直堆垛尚未达到热力学平衡前即终止生长，从而有效抑制奥斯特瓦尔德熟化，稳定出超薄纳米片形貌。
其厚度由 1 µm 减小至约 20 nm 时，电阻率不升反降，从 7.0 µΩ·cm 降至 0.72 µΩ·cm，仅为同等厚度铜互连（约 7.5 µΩ·cm）的十分之一。团队用体 － 表双通道共导模型拟合，得到体电导率为 1.22 S µm⁻¹、表面薄层电导约为 7 S，与实测值高度自洽。厚度 100 nm 时，表面贡献高达 70 S µm⁻¹，占总电导 71.22 S µm⁻¹ 的绝大部分。
这得益于该材料的拓扑能带结构：动量空间长度约 1.0 Å⁻¹ 的超长费米弧提供了高电导、长寿命的输运通道，而大动量间隔又强烈抑制了背散射。该材料在 2K 下出现清晰的舒布尼科夫－德哈斯振荡，振荡频率随角度呈近似 1/cosθ 的依赖，面内磁场下则完全消失，与准二维柱状费米面一致，说明稳健的二维表面态对输运有重要贡献。
凭藉这一点，CoSi 互连在 5 nm 技术节点下可使工作频率比铜提升约 40%；与铜、铋、铂、钌、钨、钴等相比，工作频率增益可超过 50%。
此外，得益于低耗散的表面态主导输运，CoSi 同时具备超高迁移率与高载流子浓度（约 10¹⁵ cm⁻²，约是石墨烯的 100 倍），突破常规金属中二者难以兼得的困境。霍尔测量拟合进一步表明，表面迁移率高达 1.5×10⁴ cm² V⁻¹ s⁻¹，约为体迁移率的 20 倍。
凭藉高内聚能（5.4 eV）与高迁移势垒（3.7 eV），CoSi 互连在 10⁸ A cm⁻² 电流密度和 450 °C 高温下均可稳定工作 200 h，载流能力较铜互连高约 100 倍。其在 10⁸ A cm⁻² 应力下连续测试 200 h，Rt/R₀（初始电阻／老化后电阻）始终接近 1；击穿载流能力可达 5.7×10⁸ A cm⁻²，远高于铜互连的 10⁶ - 10⁷ A cm⁻²。
射频测试表明，CoSi 互连可在 40 GHz 以内低损耗传输信号；将其与 16 nm 技术节点的硅基环形振荡器集成后，振荡频率保持在 94 MHz，与金属互连方案完全一致，证实该互连可与成熟硅基 CMOS 芯片无缝集成。
本研究系统呈现了 CoSi 半金属在互连应用中的优越性能与可靠性。团队表示，后续若能进一步优化纳米片的可控制备与更小截面尺寸的加工工艺，有望推动迈向实际后段互连集成。
研究团队
论文共同第一作者是理大的 Jiewei Chen、Jianmin Yan，通讯作者为柴扬教授。港方共同作者还包括理大朱叶博士，香港科技大学电子及计算机工程学系的陈敬教授。